Fast Fourier Transform implementation using FPGA architectures.

The calculation of the FFT (Fast Fourier Transform) is a demanding task for a real-time processing system. Radix-2 HW/SW architectures are usually exploited but require high computation time. On the contrary, radix-4 based algorithms may be efficiently implemented in hardware using low gate count strategies in a pure FPGA (Field Programmable Gate Array) design. Aim of this report is the analysis of the reference Xilinx implementation and the proposal of modification to keep at a reasonable level the FPGA occupation. For this reason, an efficient architecture of the radix-4 computation element is provided.

Il calcolo della trasformata veloce di Fourier (FFT - Fast Fourier Transform) e? un compito molto impegnativo dal punto di vista della potenza di calcolo richiesta per un sistema d'elaborazione. Le architetture HW/SW, che sono di solito utilizzate, fanno uso di algoritmi radix-2; tali algoritmi richiedono pero? un tempo di elaborazione elevato. Al contrario, gli algoritmi radix-4 sono ottimi candidati per un'efficiente implementazione hardware sfruttando le strategie proprie di progetto per FPGA (Field Programmable Gate Array) a bassa occupazione di porte logiche. Lo scopo di questo rapporto e? quello di analizzare la realizzazione FFT di riferimento fornita dalla Xilinx e di proporre le modifiche necessarie per contenere l'occupazione di risorse HW dei dispositivi FPGA. Un'architettura efficiente di tipo radix-4 e? stata progettata, simulata ed implementata mediante il sistema di sviluppo per FPGA.