CNR Institutional Research Information System

The synchronous procedure and the asynchronous procedure for the synthesis of a master-slave circuit are examined.

Synchronous and asynchronous procedures for the synthesis master-slave circuits

1976

Abstract

The synchronous procedure and the asynchronous procedure for the synthesis of a master-slave circuit are examined.
1976
Istituto di Scienza e Tecnologie dell'Informazione "Alessandro Faedo" - ISTI
Inglese
WOS:A1976CL43500024
25
11
1179
1184
6
2-s2.0-0017020989
Sì, ma tipo non specificato
master-slave circuit
Codice PuMa: /cnr.iei/1976-A0-018 - Codice originale: IEI-A76-21
2
info:eu-repo/semantics/article
262
Frosini, G; Gerace, Gb
01 Contributo su Rivista::01.01 Articolo in rivista
restricted
01.01 Articolo in rivista
File in questo prodotto:
File Dimensione Formato  
prod_424732-doc_151497.pdf

solo utenti autorizzati

Descrizione: Synchronous and asynchronous procedures for the synthesis master-slave circuits
Tipologia: Versione Editoriale (PDF)
Dimensione 1.15 MB
Formato Adobe PDF
  Visualizza/Apri   Richiedi una copia
1.15 MB Adobe PDF   Visualizza/Apri   Richiedi una copia

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.14243/407942
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 0
  • ???jsp.display-item.citation.isi??? 0
social impact