E' stato messo a punto un flusso di processo tecnologico per la realizzazione di micro colonne gas cromatografiche. Il flusso di processo prevede limpiego di wafer di silicio da 4" lucidati sia sul fronte che sul retro di spessore 1 mm su cui viene deposto un primo layer spesso di ossido di silicio; questo costituirà lo strato maschera per la realizzazione degli scavi profondi nel Si. Si procederà quindi al patterning del LTO mediante un processo RIE al fine di avere uno strato maschera dai bordi ben verticali. I canali vengono realizzati rimuovendo il silicio esposto per mezzo di un attacco D-RIE; la profondità degli scavi ha raggiunto (760±10) µm con una verticalità piuttosto buona ed una eccellente qualità delle pareti sia laterale che di fondo. A questo punto lLTO residuo viene rimosso con un attacco wet, e un wafer di pirex munito di appositi fori per lingresso e luscita delle colonne viene anodicamente bondato sul wafer di silicio, in modo da chiudere i canali. Si procede alla realizzazione di un lieve strato di ossido, mediante deposizione per sputtering, sul retro del wafer di silicio al fine di creare un layer di passivazione; sopra di questo viene deposto il platino, sempre mediante sputtering, che mediante una definizione per lift-off permette di realizzare i riscaldatori ed i sensori di temperatura.
Processo di microfabbricazione di colonne gas-cromatografiche miniaturizzate
Elmi I;Cardinali GC;Zampolli S;Severi M;Tamarri F;Sanmartin M;Pizzochero G;Mancarella F
2006
Abstract
E' stato messo a punto un flusso di processo tecnologico per la realizzazione di micro colonne gas cromatografiche. Il flusso di processo prevede limpiego di wafer di silicio da 4" lucidati sia sul fronte che sul retro di spessore 1 mm su cui viene deposto un primo layer spesso di ossido di silicio; questo costituirà lo strato maschera per la realizzazione degli scavi profondi nel Si. Si procederà quindi al patterning del LTO mediante un processo RIE al fine di avere uno strato maschera dai bordi ben verticali. I canali vengono realizzati rimuovendo il silicio esposto per mezzo di un attacco D-RIE; la profondità degli scavi ha raggiunto (760±10) µm con una verticalità piuttosto buona ed una eccellente qualità delle pareti sia laterale che di fondo. A questo punto lLTO residuo viene rimosso con un attacco wet, e un wafer di pirex munito di appositi fori per lingresso e luscita delle colonne viene anodicamente bondato sul wafer di silicio, in modo da chiudere i canali. Si procede alla realizzazione di un lieve strato di ossido, mediante deposizione per sputtering, sul retro del wafer di silicio al fine di creare un layer di passivazione; sopra di questo viene deposto il platino, sempre mediante sputtering, che mediante una definizione per lift-off permette di realizzare i riscaldatori ed i sensori di temperatura.I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
